目录
V2的核心：从“理论框架”到“设计说明书”
齿比：逻辑折叠的“密码”
实测数据：不是理论，是硅片上的事实
技术配套：逻辑折叠需要什么？
等效制程与物理极限：为什么韬定律是“必然”
当2031年到来：ASML和台积电的“难题”
深圳：韬定律的“主场”
结论：2031年不是终点，是起点
2026年7月3日，华为半导体业务部总裁何庭波在中国科学院科技论文预发布平台ChinaXiv上更新了韬（τ）定律论文，发布了V2版本。距离5月25日首次发表，仅过去39天。如果说V1回答的是“摩尔定律之后需要什么”，那么V2回答的是“这件事怎么干”。这篇论文的发布，连同近期关于华为芯片测试被国家“解禁”的新闻，共同指向一个判断：中国高端芯片的工程突破，2031年已经不再是“能不能”的问题，而是“水到渠成”的问题。
1. V2的核心：从“理论框架”到“设计说明书”
韬定律的核心命题很简单：以“时间缩微”替代摩尔定律的“几何缩微”。传统芯片性能提升依赖把晶体管做得更小——这叫“几何缩微”。韬定律的路径是通过逻辑折叠（Logic Folding）——将芯片电路从单层平面设计改为纵向多层堆叠——压缩信号在芯片各层级中的传播时间来提升性能。华为在过去六年中基于这一路径设计并量产了381款芯片。
V1阐述了理论框架。V2补充了三类内容：麒麟2026与上一代产品的实测功耗和电压数据、逻辑折叠的关键工艺参数，以及未来四代麒麟和昇腾AI芯片的具体性能目标。V2更像一本设计说明书——增加了逻辑折叠、混合键合、统一总线、Hi-ONE光互连等关键技术的结构示意图、工程参数和约束条件。
2.齿比：逻辑折叠的“密码”
V2最重要的新增内容，是一个叫齿比（Gear Ratio）的概念。齿比指混合键合（Hybrid Bonding）连接间距与芯片顶层金属布线间距的比值。齿比高，意味着上下两层晶圆之间的连接点稀疏，设计师只能在“整块功能模块”的层面决定哪些电路放上层、哪些放下层——优化的颗粒度很粗。齿比降到3以下时，设计可以在更小的电路单元层面做跨层优化；齿比接近1时，两片晶圆之间的连接密度与芯片内部线路密度基本持平，上下两层对设计师来说就像同一片晶圆上的两个金属层。
当前麒麟2026的混合键合间距为1.5微米。论文设定的目标是把齿比进一步逼近1，未来键合间距将缩小至1微米以下，套刻精度控制在0.5微米以内。齿比从“宏块级离散优化”转向“单元级连续优化”——这不仅是量的变化，更是质的变化。它使得EDA工具能够将多个主动层视为一个连续的整体、以标准单元粒度进行跨层协同设计，从而释放三维堆叠的真正潜力。
3.实测数据：不是理论，是硅片上的事实
V2首次公开了麒麟2026与上一代麒麟9030 Pro在等性能条件下的实测对比。两颗芯片采用同一个制程节点，9030 Pro使用传统平面架构，麒麟2026使用逻辑折叠架构。在25摄氏度环境下，麒麟2026的工作电压从9030 Pro的1.1伏降至0.9伏，功耗下降41%，芯片面积缩小37.5%，功率密度下降5.6%。晶体管密度从155MTr/mm²提升至238MTr/mm²，提升约53.5%——这一提升幅度以往需要三年的几何微缩才能实现。
麒麟2026的主频相比麒麟9030 Pro一次性拉高了0.35GHz。要知道，在这之前的前三代麒麟处理器，过去三年加起来的主频总提升幅度也才只有0.15GHz。何庭波在采访中表示，麒麟2026是第一个完整的“韬芯片”，相比2025年的提升是“跳跃性”的。但她同时说明，当前方案仍然保守——混合键合间距为1.5微米，折叠只应用于部分关键路径，没有覆盖整颗芯片。目前的实测数据可能还没有反映逻辑折叠的全部潜力。
4.技术配套：逻辑折叠需要什么？
逻辑折叠不是“把芯片叠起来”这么简单。它需要一整套技术配套。
4.1先进封装：逻辑折叠的物理载体
逻辑折叠的本质是把原本在二维平面上的电路折叠到三维空间里——这必须通过先进封装来实现。论文明确指出，华为选择的是晶圆对晶圆混合键合，而非顺序三维集成。
长电科技是目前国内唯一完整匹配韬定律V2全部核心工艺要求的先进封装企业，完美对标台积电CoWoS，构成了华为韬定律V2先进封装在国内落地的核心底座。全球第三大封测厂，其XDFOI 3D堆叠技术为华为麒麟芯片的主力封测方案。通富微电、华天科技等国产厂商也在跟进相关封装技术。
深圳本土方面，深科技（000021.SZ）位列国内存储封测领域前列。2026年5月，深科技宣布拟投入14.7亿元再度扩大高端存储芯片封测产能。项目建成达产后，深圳沛顿预计每月增加封装产能500万颗晶粒及测试产能800万颗芯片；合肥沛顿存储预计每月增加封装产能2880万颗晶粒。扩产计划覆盖高端芯片测试机、高精度晶圆研磨一体机等关键设备。
威兆半导体拥有自主先进封装能力，尤其是WLCSP（晶圆级芯片规模封装）技术，能够实现成本优化和性能提升。芯海微电子目前处于国内封测行业第二梯队，稳定量产QFN/DFN等中高端封装产品，并正逐步向BGA/LGA等第三阶段技术迈进，未来将重点布局SiP、倒装芯片（FC）等先进封装工艺。鸿芯微组则是亚微米级贴片与先进封装设备的核心供应商。
4.2 EDA设计工具：逻辑折叠的设计入口
逻辑折叠需要全新的多层电路协同EDA——传统EDA工具是为二维平面设计优化的，面对三维空间的标准单元级连续优化，需要全新的算法和架构。
华大九天是国内规模最大、产品线最完整的EDA龙头企业，定位为“全流程、全领域”的EDA解决方案提供商。核心产品覆盖模拟全流程设计、数字电路设计、晶圆制造及先进封装设计EDA工具。其AI驱动的良率分析平台准确率达99%。产品已深度导入国内龙头设计企业的核心流程。华为“韬定律”与华大九天存在技术层面的深度协同，华大九天是华为先进芯片设计的关键工具提供方。
国微集团（深圳）有限公司成立于2002年，是深圳第一家半导体设计企业。公司于2018年承担了国家 “核高基”重大科技专项“芯片设计全流程EDA系统开发与应用”项目。其孵化的深圳国微芯科技有限公司致力于打造国产数字集成电路全流程EDA工具系统，核心产品包括设计后端EDA工具、制造端EDA工具（含物理验证、掩膜厂全流程软件），拥有自主研发的超高速制造端版图数据库，打破了国际巨头的数据库标准垄断。研发团队超300人，硕博占比超60%，累计销售订单超10亿，客户数量超100家。
深圳鸿芯微纳由国微集团于2018年成立，核心定位是开发后端EDA工具，聚焦国产数字芯片后端全流程，深耕逻辑实现、物理实现、签核三大板块，形成本土唯一的核心工具链，产品已通过全球客户投片验证。概伦电子是国内首家EDA上市公司（科创板“EDA第一股”），其关键核心技术具备国际竞争力。芯和半导体提供覆盖芯片、封装、模组到整机系统的全栈集成系统EDA解决方案。
2026年5月，北京大学集成电路学院宣布，面向韬定律逻辑折叠需求研发的“真3D”EDA工具原型取得关键突破，支持完整三维空间协同优化、跨die逻辑自由分配与联合热优化。
深圳对国产EDA工具的推广力度也在加大。深圳市政策明确：对购买国内企业研发的EDA工具并开展28纳米及以下芯片研发制造的企业，按购买费用20%给予一次性资助，单个企业年度资助不超过200万元。
4.3封装材料：增量最大的环节
逻辑折叠单元级高密度布线，普通FR4基板失效，必须使用高端ABF载板。堆叠填充胶、TIM导热材料、球形氧化铝散热填料等成为刚需。
华海诚科是国内环氧塑封料的领先企业。在先进封装领域，其颗粒状环氧塑封料（GMC）、FC底填胶等产品已陆续通过客户考核验证，技术水平取得业内主要封装厂商的认可。华海诚科还是国内唯一量产HBM专用GMC塑封料的企业，已拿下三星、SK海力士双认证。当前封装材料所处阶段类似18年后的前道制造材料，替代加速与技术创新共振。
深圳本土方面，深圳市化讯半导体材料有限公司重点针对集成电路先进封装、功率器件、新型显示三大战略新兴领域，为客户提供系统解决方案及关键材料。公司申请发明专利25件，14件已获授权，作为牵头单位承担广东省重点领域研发计划项目、深圳市科技重大专项及工信部新一代产业集群项目。
先进连接科技独创“材料与装备协同开发”模式，核心技术为“银/铜烧结技术”，凭借高导热、耐高结温的技术特性，构建起功率半导体封装领域的差异化竞争力，已成功进入多家行业头部客户的供应链并实现批量出货。公司正加速布局玻璃基板中试线项目，聚焦TGV等核心工艺验证。
4.4散热控制：逻辑折叠的关键挑战
逻辑折叠提升晶体管密度的同时提高了功率密度，晶圆减薄削弱底层芯片横向导热，散热压力显著上升。有分析指出，堆叠技术带来的功耗跃升或将液冷推至数据中心散热的“必选项”地位。
华为的解决方案包括：在设计阶段采用热感知分区和布局规划策略，有意识地避免折叠高功耗电路；在系统层面优化封装散热结构与散热路径。华南一家大型券商的半导体分析师指出，华为在散热和折叠封装设计上处于领先位置。
深圳在散热材料领域有深厚的产业积累。鸿富诚新材料专注于热管理、电磁屏蔽和吸波等先进电子功能材料及器件的研发与产业化。公司产品广泛应用于数据中心AI高功率芯片、光模块等领域。公司是国内少数能量产石墨烯导热垫片、供应高端TIM1材料并进入全球头部AI芯片供应链的企业。自研石墨烯导热垫片最高导热系数可达130W/m·K，可有效解决高功率大尺寸芯片翘曲形变等行业共性难题。截至2025年末，公司拥有178项授权专利（含72项发明专利），是国家级专精特新重点“小巨人”企业。
广东晟鹏科技主要从事以二维氮化硼为代表的二维材料及其器件的研发与生产，是深圳市盖姆石墨烯中心的重点产业转化项目之一，致力于解决当前我国电子封装及热管理领域面临的“卡脖子”问题。超晶热导是深圳技术大学超金刚石应用技术团队孵化的企业，专注于AI算力芯片、高功率半导体芯片热管理技术研发、金刚石散热材料制造与销售，产品包括单晶金刚石晶圆、1-8寸多晶金刚石晶圆、金刚石散热片等。
5.等效制程与物理极限：为什么韬定律是“必然”
5.1摩尔定律的终结
这不是猜测，是产业共识。何庭波在论文中写道：“六十年来，摩尔定律的几何缩放一直驱动着半导体行业的进步。然而，这一行业契约已不再成立：纯粹依靠缩小尺寸带来的回报已经趋于平缓，前沿芯片的设计预算已超过每颗10亿美元，并且在最先进节点上，单位晶体管的成本也不再下降。”在7纳米节点之后，几何缩放不再带来其历史上的红利。光刻工具正接近物理极限，EUV光刻的折旧在晶圆成本中占据主导地位。对于那些获取最先进光刻技术受限的组织而言，这一限制更早地成为瓶颈，并产生了更严重的影响。行业的核心问题已经变了。不再是“晶体管还能缩小多少？” 而是“应该缩放什么，针对什么目标？”
5.2韬定律的答案：时间，不是尺寸
韬定律给出的答案是：以时间（τ）缩微替代几何缩微。芯片竞赛不再看谁“做得小”，而是看谁让信号“跑得快”。更小的晶体管，核心优势是开关速度更快；更密集的互连，优势是信号传输距离更短；更高的集成度，优势是数据跨模块交互更少。因此，应将时间本身作为核心衡量指标。这是一个根本性的范式转移。 过去半个多世纪，半导体行业以纳米为单位衡量进步。韬定律将单一的特征时间常数τ作为横跨十二个数量级的统一优化目标——从晶体管的开关速度到数据中心的负载响应。深圳市半导体行业协会会长卢国建的评价很准确：“这是中国在全球半导体领域，首次提出指导产业发展的新原则。” 中国芯片企业开始从“跟随者”转向“定义者”。
5.3 2031年：一个分水岭
华为给出了明确的路线图：预计到2031年，基于韬定律的高端芯片晶体管密度将达到等效1.4纳米制程的同等水平。这个时间点意味着什么？台积电此前表示，其1.4nm（A14）工艺预计2028年量产，需搭配ASML的High-NA EUV光刻设备。如果华为在2031年达到同等晶体管密度，差距缩短到三年以内。但这里有一个更值得关注的对比：台积电的1.4nm靠的是EUV光刻机的持续迭代，成本越来越高；华为的等效1.4nm靠的是成熟制程+逻辑折叠+先进封装——成本结构完全不同。何庭波在论文中明确指出，逻辑折叠的路线图是切实可行的，并且在成本方面具有经济可行性。
6.当2031年到来：ASML和台积电的“难题”
6.1 ASML：失去的不只是订单
ASML目前是全球唯一的EUV光刻机供应商。EUV光刻机是台积电、三星、英特尔生产7nm以下芯片的必备设备。但如果华为的韬定律路线在2031年达到等效1.4nm，ASML将失去一个重要的逻辑支点——即“只有EUV才能通往高端芯片”这个叙事。更关键的是，中国的芯片制造不依赖EUV，但全球其他芯片制造商依赖。如果中国通过韬定律路线实现了性能追赶，而成本远低于EUV路线，全球芯片产业的成本结构将被重新定义。
6.2台积电：技术领先的时间窗口在缩短
台积电目前是全球最先进的芯片代工厂。但台积电的优势建立在两个基础上：EUV光刻机的可获得性和摩尔定律的持续有效性。如果摩尔定律的“几何缩微”路线在7nm以下已经成本失控，而韬定律的“时间缩微”路线被证明可行且成本可控——台积电的商业模式将面临根本性质疑。台积电也在研发先进封装和散热方案——金刚石加液冷的散热方案预计2028到2029年量产。但华为在散热和折叠封装设计上“处于领先位置”。华为比台积电更早地全面转向了“系统级优化”路线。
6.3“等效”不等于“制程”——但市场只看结果
需要指出的是，韬定律的“等效1.4nm”是晶体管密度等效，不是光刻制程等效。但从市场和用户的角度看，性能才是最终衡量标准。如果2031年华为的芯片在性能、功耗、成本上都达到了1.4nm级别的水平，消费者和行业客户不会在乎它是通过EUV实现的还是通过逻辑折叠实现的。这正是韬定律最具颠覆性的地方：它不是试图在别人的赛道上追赶，而是重新定义了一条赛道。
7.深圳：韬定律的“主场”
7.1 3610.4亿元：深圳集成电路产业的“成绩单”
2025年，深圳集成电路产业营收首次突破3000亿元大关，达3610.4亿元，同比增长27.1%，位居全国城市前列。从2021年的1690亿元到2025年的3610.4亿元，仅用四年时间便实现营收翻番。其中，设计业销售收入达2421.3亿元，同比增长26.5%，占全国集成电路设计产值的29.3%——让深圳重新回到全国城市设计业首位。更值得关注的是结构变化。深圳彻底扭转了过去设计业“独撑大局”的局面——非设计业（制造、封测、设备、材料等）占比从2020年的27%攀升至42%。深圳现有集成电路企业770余家。“十四五”期间，深圳集成电路产业年均复合增长率达10.8%。
7.2 200平方公里的“芯”城
2026年5月26日，华为发布韬定律的第二天，《深圳市国民经济和社会发展第十五个五年规划纲要》正式发布，明确提出“做强半导体与集成电路全品类制造”。与此同时，世界级半导体产业科技中心的空间规划全面启动。该中心区域协同范围约200平方公里，跨越龙华、龙岗两区。深圳城市土地面积为1997.47平方公里，半导体产业科技中心规划面积约占十分之一。龙华区协同范围115平方公里，龙岗区协同范围85平方公里。该规划按照“1+4+1”的框架进行，即一个总体规划纲要、四个片区的空间规划研究及实施方案、一个空间要素保障统筹研究。
7.3 韬定律与深圳的战略契合
韬定律的落地，需要一整套产业配套：先进封装、EDA工具、封装材料、散热技术、设备制造。而这些，恰恰是深圳正在布局的方向。
先进封装方面，深科技14.7亿元扩产高端存储芯片封测产能；深圳“十五五”规划明确提出“加快存储芯片先进封装技术攻关”。深圳汇聚了海思半导体、中兴微电子、比亚迪半导体等知名企业，涵盖集成电路设计、制造、设备、材料等关键环节，已形成集成电路全产业链优势。
EDA工具方面，国微集团承担国家“核高基”重大科技专项；国微芯打造国产数字集成电路全流程EDA工具系统，研发团队超300人；鸿芯微纳形成本土唯一后端核心工具链。深圳政策明确支持模拟、数字、制造、封测等集成电路EDA工具软件国产化。
封装材料方面，化讯半导体承担广东省重点领域研发计划及深圳市科技重大专项；先进连接科技独创“材料与装备协同开发”模式，已进入多家头部客户供应链。
散热技术方面，鸿富诚是国内少数进入全球头部AI芯片供应链的热管理材料企业；晟鹏科技致力于解决热管理“卡脖子”问题；超晶热导专注于金刚石散热材料。
科研支撑方面，2026年6月3日，深圳大学集成电路学院正式揭牌成立。学院依托射频异质异构集成全国重点实验室这一核心支撑平台。异质异构集成工艺平台历时三年建设，已全面建成，将为先进封装、射频系统集成等关键技术研究提供重要条件支撑。学院与中兴微电子、华大九天、中国电科十三所、芯和半导体等单位签署合作备忘录，将围绕芯片设计、EDA工具、半导体器件、先进封装等领域开展深度合作。
深圳“十五五”规划明确提出，要攻坚半导体制造设备、高端电子化学品、先进材料等关键环节。韬定律为深圳的半导体产业提供了技术路线图，深圳的产业基础为韬定律提供了落地平台。两者相互成就。
7.4从“跟随者”到“定义者”
深圳的半导体产业，正在经历一场身份转变。过去，深圳是“应用者”——用芯片做手机、做电脑、做基站。现在，深圳正在变成“定义者”——定义芯片怎么做、系统怎么优化、性能怎么衡量。韬定律的提出，让中国第一次在全球半导体领域有了自己的“话语体系”。而深圳，正是这个话语体系的“主场”。
8.结论：2031年不是终点，是起点
韬定律V2的发布，标志着中国芯片产业从“被动应对”走向“主动定义”。V1回答了“为什么”——摩尔定律终结了，需要新范式。V2回答了“怎么做”——逻辑折叠的齿比、混合键合的参数、散热控制的方案、EDA工具的方向。何庭波在论文结尾写道：“前方的路线图要求很高，但方向是明确的。”
2031年等效1.4nm——这不是终点，是起点。当这个目标实现时，ASML的EUV光刻机、台积电的先进制程，都将面临一个它们从未面对过的挑战：一个不依赖EUV、不依赖最先进光刻机、却能在性能和成本上与之匹敌的竞争对手。而这个竞争对手的“主场”，大概率就在深圳。
参考来源
经济观察报，“华为更新韬定律论文，首次详细公开逻辑折叠工艺参数”，2026年7月5日
新浪财经，“华为‘韬定律’新论文全文：逻辑折叠将大幅提升麒麟CPU核心频率”，2026年7月5日
太平洋电脑网，“华为最新技术曝光：芯片级主动散热方案 领先行业”，2026年5月25日
中证网，“2025年深圳集成电路产业实现销售收入3610.4亿元”，2026年6月27日
上海证券报，“卡位AI散热赛道 鸿富诚创业板IPO上会在即”，2026年6月8日
界面新闻，“不惜资产负债率抬升、深科技再砸14.7亿扩产”，2026年5月29日
深圳市政府，“深圳大学集成电路学院揭牌成立”，2026年6月4日
集邦咨询，“深圳大学集成电路学院成立，与佰维存储、华大九天等达成合作”，2026年6月5日
非券商研报，“盘点国内顶级EDA公司（TOP）”，2026年4月24日
36氪，“先进连接完成数千万元A轮融资”，2026年2月10日
投资界，“广东晟鹏材料技术有限公司”
百度百科，“国微集团（深圳）有限公司”
深圳市宝安区政府，“宝安搭‘政企银投’平台引‘活水’”，2025年10月29日
广东省政府，“深圳出台10条举措促进半导体与集成电路产业高质量发展”，2025年7月7日
深圳市发改委，“政策与生态共振 助力深圳‘强芯’”，2026年1月4日
经济参考报，“深圳要造一座200平方公里的‘芯’城”，2026年7月3日
格隆汇，“深圳‘十五五’：做强半导体与集成电路全品类制造”，2026年5月28日
新浪财经，“华为‘韬定律’，核心公司全梳理”，2026年5月25日
财富号，“韬定律V2解析”，2026年7月5日
证券日报，“华海诚科：在先进封装领域，颗粒状环氧塑封料等产品已陆续通过客户考核验证”，2026年5月20日
关于本文
本文首发于个人博客 serene-skin.com，前序文章已经探讨了韬定律是什么（技术原理）、为什么华为走这条路（成本逻辑）、这条路能走多快（时间表预测）、谁在支撑这条路（深圳的产业基础），本文将回答一个更具体的问题：V2之后，这件事具体怎么干？技术配套有哪些？深圳的产业基础如何承接？2031年的目标实现后，全球芯片格局会发生什么变化？文中案例、数据与引述均来自公开可查的政府文件、官方媒体报道及权威研究报告，截至2026年7月5日。欢迎交流讨论，如有转载或使用请注明出处和作者。